






جلسه هشتم: بخش چهارم طراحی کامپیوتر پایه  
فصل پنجم کتاب موريس مانو - طراحی و ساختار کامپیوتر پایه  
سیکل وقفه - طراحی مدارات کامپیوتر پایه





**تغییر زمانبندی در سیکل وقفه**

$T_0 T_1 T_2 (IEN)(FGI + FGO): R \leftarrow 1$





$RT_0: AR \leftarrow 0, TR \leftarrow PC$   
 $RT_1: M[AR] \leftarrow TR, PC \leftarrow 0$   
 $RT_2: PC \leftarrow PC + 1, IEN \leftarrow 0, R \leftarrow 0, SC \leftarrow 0$

**طراحی کامپیوتر پایه**

**5-9 Design of Basic Computer**

The basic computer consists of the following hardware components:

1. A memory unit with 4096 words of 16 bits each
2. Nine registers: *AR, PC, DR, AC, IR, TR, OUTR, INPR*, and *SC*
3. Seven flip-flops: *I, S, E, R, IEN, FGI*, and *FGO*
4. Two decoders: a  $3 \times 8$  operation decoder and a  $4 \times 16$  timing decoder
5. A 16-bit common bus
6. Control logic gates
7. Adder and logic circuit connected to the input of *AC*



## مرور بر دستورات عملیات ثبات ها

### Register-reference:


	$D_7I_3 = r$ (common to all register-reference instructions)
	$IR(i) = B_i$ ( $i = 0, 1, 2, \dots, 11$ )
	$r$ : $SC \leftarrow 0$
CLA	$rB_{11}$ : $AC \leftarrow 0$
CLE	$rB_{10}$ : $E \leftarrow 0$
CMA	$rB_9$ : $AC \leftarrow \overline{AC}$
CME	$rB_8$ : $E \leftarrow \overline{E}$
CIR	$rB_7$ : $AC \leftarrow \text{shr } AC, AC(15) \leftarrow E, E \leftarrow AC(0)$
CIL	$rB_6$ : $AC \leftarrow \text{shl } AC, AC(0) \leftarrow E, E \leftarrow AC(15)$
INC	$rB_5$ : $AC \leftarrow AC + 1$
SPA	$rB_4$ : If $(AC(15) = 0)$ then $(PC \leftarrow PC + 1)$
SNA	$rB_3$ : If $(AC(15) = 1)$ then $(PC \leftarrow PC + 1)$
SZA	$rB_2$ : If $(AC = 0)$ then $(PC \leftarrow PC + 1)$
SZE	$rB_1$ : If $(E = 0)$ then $(PC \leftarrow PC + 1)$
HLT	$rB_0$ : $S \leftarrow 0$

## مرور بر دستورات ورودی خروجی

### Input-output:

	$D_7I_3 = p$ (common to all input-output instructions)
	$IR(i) = B_i$ ( $i = 6, 7, 8, 9, 10, 11$ )
	$p$ : $SC \leftarrow 0$
INP	$pB_{11}$ : $AC(0-7) \leftarrow INPR, FGI \leftarrow 0$
OUT	$pB_{10}$ : $OUTR \leftarrow AC(0-7), FGO \leftarrow 0$
SKI	$pB_9$ : If $(FGI = 1)$ then $(PC \leftarrow PC + 1)$
SKO	$pB_8$ : If $(FGO = 1)$ then $(PC \leftarrow PC + 1)$
ION	$pB_7$ : $IEN \leftarrow 1$
IOF	$pB_6$ : $IEN \leftarrow 0$

## واحد کنترل



## کنترل ثبات ها و حافظه





$R'T_0$ :	$AR \leftarrow PC$
$R'T_2$ :	$AR \leftarrow IR(0-11)$
$D_7I_3$ :	$AR \leftarrow M[AR]$
$RT_0$ :	$AR \leftarrow 0$
$D_5T_4$ :	$AR \leftarrow AR + 1$

$$LD(AR) = R'T_0 + R'T_2 + D_7I_3$$


$$CLR(AR) = RT_0$$

$$INR(AR) = D_5T_4$$


$$\text{Read} = R'T_1 + D_7I_3 + (D_0 + D_1 + D_2 + D_6)T_4$$



### مدار کنترل آکومولاتور و محاسبه و منطق



### مدار کنترل آکومولاتور



### یک طبقه از مدار محاسبه و منطق

